Advantest kündigt 3D TSV Stack-Testlösungen an

12. Juni 2012 – Advantest Corporation entwickelt eine neue Produktlinie von vollautomatischen und integrierten Test- und Handling-Lösungen für TSV-basierte (Through-Silicon Via) 2.5D und 3D-Produkte. Das Konzept der Testzelle namens DIMENSION integriert einen hochparallelen Testcluster sowie automatische Handling-Möglichkeiten für vereinzelte Chips und 3D-Die-Stacks. Advantest präsentierte das Konzept der Testzelle mit Handling, Test und Integration in die Fertigungslinie erstmals während der ADVANTEST EXPO 2012, die vom 6. bis 7. Juni im Tokio International Forum stattfand.

Das DIMENSION Konzept zeigt die Entwicklung der 2.5D und 3D-Produktion vom Wafer zum Known Good Die (KGD) und zum Known Good Stack (KGS) und die Anforderungen im Hinblick auf Kapazität, technische Leistungsfähigkeit und höchste Fertigungsausbeute.

2.5D- und 3D-Stack-Technologien erlauben deutliche Verbesserungen im Hinblick auf die Dichte, Leistungsaufnahme und Performance. Die derzeit größten Bedenken bei dieser künftigen Architektur sind :

1. Handling der empfindlichen und dünnen Chips,

2. Aktives thermisches Management, und

3. Umfassendes Yield-Management.

Das DIMENSION Konzept berücksichtigt diese Aspekte mittels der SmartDieCarrier (SmtDC) Technologie. Die SmtDC-Lösungen umfassen Chip Pick & Place plus Fine-Pitch-Kontaktierung mit extremer Präzision und sehr sanftem Soft-Touch-Handling. Zudem gewährleistet das Active Thermal Control (ATC) mit Echtzeit-Leistungsmanagement eine hohe Fertigungsausbeute und die Einhaltung der Spezifikation. Durch die Sicherstellung einer hohen Fertigungsausbeute bei 3D fördert das DIMENSION Konzept die künftige starke Verbreitung von Stacked-Bauteilen.

Wide I/O-DRAM

Echte TSV-3D-Anwendungen erreichen eine hervorragende Performance bei gleichzeitig deutlicher Reduzierung der Leistungsaufnahme und höchster physikalischer Dichte. Das JEDEC Wide I/O Mobile DRAM bietet die achtfache Bandbreite bei einem Viertel oder der Hälfte der I/O-Leistung von konventionellen DRAM-Architekturen. Der heutige Markt erfordert zudem eine hohe Fertigungsausbeute mit der Wirtschaftlichkeit von Standardprodukten. Wide I/O-DRAM und künftige heterogene 3D-TSV-Bauteile setzen die Verfügbarkeit von KGS und eine hohe Produktivität voraus. Das DIMENSION Konzept zeigt KGD- und KGS-Lösungen für die Smartphones und Tablet-Computer von morgen sowie für Telekommunikations-Router und Supercomputing CPUs, die derzeit noch in Entwicklung sind.