Diese Website nutzt Cookies, um gewisse Funktionen gewährleisten zu können. Durch die Nutzung der Website stimmen Sie unseren Datenschutz-Richtlinien zu.
Nachrichten und Informationen zu Test- und Messtechnik für Elektronik in Entwicklung, Produktion und Service.  

Newsletter abonnieren

Alle 14 Tage alle News im Überblick
captcha 
Bitte geben Sie auch den angezeigten Sicherheitscode ein.

News - Baugruppen- und System-Test

Boundary Scan Software-Plattform für hierarchischen Board Test

01. April 2009 - Anlässlich der Fachmesse APEX stellt GÖPEL electronic einen automatischen Test-Programm Generator (ATPG) für einen hierarchischen Test auf Board-Level vor.


Das neuentwickelte Tool bietet einen bisher unerreichten Automatisierungsgrad bei der Generierung von Boundary Scan Tests auf Basis nativer Bibliotheksmodelle für konventionelle Bauelemente. Im Bereich der non JTAG/Boundary Scan Schaltungspartitionen wird dadurch eine deutliche höhere Testqualität mit vorhersagbarer Fehlerabdeckung und Pin-Level Diagnose erzielt.


Grundlage des hierarchischen Testkonzepts bilden Bauelemente-Testprogramme, welche konsistenter Bestandteil des Gesamtmodells sind und im Rahmen von kompletten Device-Bibliotheken verwaltet werden. Solche Modelle sind auch einfach zu anderen Stationen exportierbar. Die Testprogramme selbst sind durch Source Code in CASLAN (CAScon LANguage) definiert. CASLAN ist eine spezielle Boundary Scan Programmiersprache mit mehr als 250 Kommandos und ermöglicht unter anderem algorithmische Vektorgenerierung, adaptive Fehlerdiagnostik, interaktive Nutzerkommunikation, Mixed Signal Test und File-Handling um nur einige zu nennen. Durch die vollständige Unabhängigkeit der Modelle von der Target UUT ist eine zentrale oder lokale Datenhaltung möglich.


Das ATPG ist anschließend in der Lage die Verbindungsstrukturen zwischen Board-Level und Device-Level zu analysieren und vorhandene Modelle auf entsprechend Boundary Scan Pins abzubilden. Dabei werden Buffer, oder andere zwischengelagerte Elemente unter Berücksichtigung eventueller Constraints-Definitionen für das Board automatisch gehandelt. Auch das ATPG generiert CASLAN Source Code, welcher bei Bedarf im graphischen Debugger verifiziert werden kann. Dieses Prinzip ermöglicht das effektive Debuggen von Bauelemente-Testprogrammen direkt in der Boardumgebung und dem sofortigen Rücktransfer des verifizierten Modells in die Bibliothek.


Auf dieser Basis können per ATPG eine Vielzahl verschiedenster aktiver und passiver Komponenten wie Schalter, Jumper, LED, Relais, Clock Generatoren, AD-Wandler, D/A Wandler, Kommunikations-Interfaces, Bus-Interfaces oder andere scanunfähige IC getestet werden. Gleichzeitig generiert das ATPG auch einen entsprechenden Testcoverage-Report, welcher dem Nutzer die Möglichkeit gezielter Optimierungen gibt.

Das neue ATPG-Werkzeug ist ab SYSTEM CASCONTM Version 4.5 standardmäßig integriert und wird per Lizenzmanager frei geschaltet. Für Anwender mit gültigem Softwarewartungsvertrag ist das Release kostenfrei. Die Modelle können entweder vom Anwender selbst erstellt oder von GÖPEL electronic bezogen werden.


www.goepel.com



Weitere News zum Thema:

Keine weiteren News zu diesem Thema vorhanden


Aktuelle Termine

embedded world 2024
09. bis 11. April
zur Terminübersicht...
Control 2024
23. bis 26. April
zur Terminübersicht...
Automotive Testing Expo Europe
04. bis 06. Juni
zur Terminübersicht...

  Weitere Veranstaltungen...
  Messe-/Kongresstermine
  Seminare/Roadshows

 


Banner-Werbung