Diese Website nutzt Cookies, um gewisse Funktionen gewährleisten zu können. Durch die Nutzung der Website stimmen Sie unseren Datenschutz-Richtlinien zu.
Nachrichten und Informationen zu Test- und Messtechnik für Elektronik in Entwicklung, Produktion und Service.  

Newsletter abonnieren

Alle 14 Tage alle News im Überblick
captcha 
Bitte geben Sie auch den angezeigten Sicherheitscode ein.

Baugruppen- und System-Test

Bit Error Rate Test von PCI Express Schnittstellen

24 November 2014 - GÖPEL electronic hat eine Möglichkeit für den Bit Error Rate Test (BERT) von PCI Express kompatiblen High Speed Bussystemen vorgestellt. Die hochautomatisierte Lösung ermöglicht den Einsatz von FPGA Embedded Instruments in Form von speziellen Softcores zum Test und zur Design-Validierung von PCI Express x1/x4/x8/x16 Interfaces gemäß PCIe 1.0/2.0/3.0. Die dazu notwendigen Instrumente werden zeitgleich für alle Kanäle konfiguriert, zur Unterstützung der Design-Validierung ist auch eine graphische Auswertung per Augendiagramm möglich.

Zur Validierung relevante Parameter wie Pre-Emphasis, Equalizing, etc. sind im Debug-Mode interaktiv einstellbar und werden sofort ohne Re-Compiling des IP wirksam. Die gesamte Applikation kann durch den in SYSTEM CASCON integrierten Automatischen Applikation Programm-Generator (AAPG) automatisch generiert werden.

Der Bit Error Rate Test ermöglicht die qualitative Bewertung von Übertragungskanälen und ist für PCIe Interfaces aufgrund ihrer Gigabit Geschwindigkeit von größter Bedeutung. Allerdings ist die Kontaktierung mit externen Instrumenten durch die BGA-Bauelemente immer weniger möglich und verursacht sogar unerwünschte Signal-Verzerrungen. Ziel von ChipVORX ist es, nach erfolgter Montage der Chips im Design eingebettete BERT-Werkzeuge zum Test, sowie zur Hardware-Validierung auf Basis von Augendiagrammen zur Verfügung zu stellen.

Bit Error Rate Test (BERT)

Zur Beurteilung der Kanalqualität in digitalen Übertragungssystemen werden sogenannte Bit Error Rates (BER) gemessen. BER ist das Verhältnis von fehlerhaft übertragenen Bits zur Gesamtzahl der transportierten Bits in einem bestimmten Zeitintervall. Die Gerätetechnik besteht im Wesentlichen aus den Basiselementen Patterngenerator, Transceiver mit Error Detector und einem Clockgenerator, welcher beide synchronisiert. Wichtig für die Güte des Bit Error Rate Tests sind insbesondere die vom Patterngenerator generierten Bitmuster, da diese einen entscheidend Einfluss auf die Stimulation von Fehlern während der Übertragung haben (Stress Pattern).

www.goepel.com/



Aktuelle Termine

VIP 2017
18. bis 19. Oktober 2017
zur Terminübersicht...
eMove360 - 2017
18. bis 20. Oktober 2017
zur Terminübersicht...
productronica 2017
14. bis 17. November 2017
zur Terminübersicht...

Banner-Werbung

Social Media

twitter_follow_420x50px