Skalierbares Ökosystem zur automatisierten Siliziumvalidierung
28. Februar 2025 - Advantest hat mit SiConic eine skalierbare Lösung für die automatisierte Siliziumvalidierung vorgestellt. SiConic wurde entwickelt, um der zunehmenden Komplexität fortschrittlicher System-on-Chip-Systeme (SoCs) gerecht zu werden. SiConic ermöglicht es Designverifikations- (DV) und Siliziumvalidierungsingenieuren (SV), eine schnellere Freigabe mit hoher Zuverlässigkeit, Effizienz und Zusammenarbeit zu erreichen. SiConic wurde diese Woche auf der DVCon in San Jose, Kalifornien, vorgestellt und verdeutlicht Advantests Engagement, den F&E-Prozess für seine Kunden zu transformieren.
Die Halbleiterindustrie steht vor beispiellosen Herausforderungen. Die zunehmende Komplexität des SoC-Designs in Verbindung mit der Einführung von 3D-Packaging und heterogener Integration belastet die traditionellen Validierungs-Arbeitsabläufe. DV- und SV-Teams stehen unter dem Druck, die Zeit zur Markteinführung zu verkürzen und die Qualität zu verbessern, während immer mehr Bausteine mit immer komplexeren Funktionen in immer kürzerer Zeit entwickelt werden. Die Wiederverwendung des umfangreichen Verifizierungsinhalts, der in der Pre-Silizium-Phase entwickelt wurde, würde einen Durchbruch in Bezug auf Effizienz und Qualität bedeuten. Der Industrie fehlen jedoch automatisierte Prozesse und die Tools, um Verifizierungstests für die Siliziumvalidierung zuverlässig wiederzuverwenden und zu erweitern. Das SiConic-Ökosystem - zu dem auch EDA-Partner wie Cadence, Siemens und Synopsys gehören - überwindet diese Wiederverwendungsbarriere und ermöglicht eine effiziente Entwicklung und beschleunigte Testdurchführung auf echtem Silizium.
SiConic Explorer, das Software-Rückgrat der Plattform, bietet einen automatisierten Arbeitsablauf durch nahtlose Integration mit EDA-Verifikationswerkzeugen, die auf dem Accellera Portable Test and Stimulus Standard (PSS) basieren, wie z.B. dem Cadence Perspec System Verifier. Darüber hinaus beschleunigt die Integration mit Debuggern wie dem TRACE32-Debugging-Tool von Lauterbach die Erstellung komplexer Multi-IP-Testfälle.
SiConic Link ist die Hardware-Basis der SiConic-Lösung auf dem Prüfstand. Mit seiner High-Speed-I/O-Fähigkeit (HSIO) unterstützt SiConic Link Protokolle wie PCIe und USB, um eine funktionale Validierung mit hohem Durchsatz und umfassenden Rückverfolgungs-Funktionen während der Testausführung zu ermöglichen. Das Testinstrument bietet Steuerungsschnittstellen (z.B. JTAG, SPI) und universelle I/Os, verbessert den Debugging-Workflow und ermöglicht eine umfassende Steuerung und Überwachung des Bausteins in seiner Zielboardumgebung.
Mit SiConic können DV-Ingenieure nun vertraute Pre-Silicon-Techniken nutzen und ihre funktionale Abdeckung auf Post-Silicon erweitern. Ebenso profitieren SV-Ingenieure von der nahtlosen Programmierung, Parametereinstellung und Fehlerbehebung von PSS-basierten oder manuell gesteuerten Inhalten auf Silizium, was eine schnelle und zuverlässige Bausteinkonfiguration und funktionale Charakterisierung ermöglicht. Die hochportable Lösung kann leicht skaliert werden, um von global verteilten F&E-Teams genutzt zu werden, die an einem komplexen SoC mit verschiedenen IP-Blöcken arbeiten. SiConic ermöglicht sichere Abnahmeentscheidungen durch Teamzusammenarbeit und datengestützte Erkenntnisse - und schafft Vertrauen bei Kunden, die frühe Muster erhalten und eine zuverlässige Anlaufphase und einen zuverlässigen Betrieb während der Lebensdauer ihrer Systeme erwarten.
Führende IC-Kunden und EDA-Partner von Advantest arbeiten bereits mit SiConic und erkennen die Vorteile seiner Leistungsfähigkeit und Produktivität.
www.advantest.com/
