Flexible Erweiterungen für HIL-Simulatoren

18. Juni 2012 - Die neue Version von dSPACE SCALEXIO vereinfacht die Skalierung der Hardware-in-the-Loop (HIL)-Simulation für große, rechenintensive Simulationsmodelle mit vielen I/O-Kanälen. Umfangreiche Modelle mit zahlreichen I/O-Kanälen lassen sich nun komfortabel über mehrere Prozessorkerne hinweg verteilen, wodurch die Echtzeitsimulation gewährleistet wird. Die Technologie hinter der Fehlersimulation in SCALEXIO ist flexibel anpassbar, um mit der stetig steigenden Zahl an I/O-Kanälen Schritt zu halten.

SCALEXIO nutzt mehrere Prozessorkerne für die Berechnung komplexer Simulationsmodelle. Um die Modelle auf den Prozessorkernen zu verteilen, gibt es zwei Möglichkeiten: Entweder erstellt man zuerst das Gesamtmodell und teilt es später auf oder man entwirft von Anfang an mehrere Teilmodelle. Der wesentliche Vorteil von Teilmodellen liegt darin, dass sie unabhängig von unterschiedlichen Teams gleichzeitig entwickelt und überarbeitet werden können und sich so der Aufwand für Entwicklung und Validierung des Gesamtmodells reduziert. Bei Änderungen in Teilen des Modells ergeben sich zudem drastisch reduzierte Kompilier- und Ladezeiten.

Die Software dSPACE ConfigurationDesk weist die Teilmodelle den Prozessorkernen im SCALEXIO-System zu, konfiguriert die Kommunikation zwischen den Modellen und verbindet, wenn nötig, die Teilmodelle. Da ConfigurationDesk die Modellentwicklung und die Konfiguration getrennt speichert, bleiben die Konfigurationseinstellungen erhalten, auch wenn das Modell ganz oder teilweise überarbeitet wird.

Fehlersimulation in großen Systemen

Das SCALEXIO-Fehlersimulationssystem lässt sich leicht erweitern und ermöglicht so die Fehlersimulation in großen HIL-Systemen. Es wächst kontinuierlich mit, um die Anforderungen der steigenden Fehlersimulationsabdeckung zu erfüllen, wann immer es erforderlich ist. So können Anwender ihre Systeme leicht erweitern und anpassen, um den sich stetig ändernden Bedürfnissen gerecht zu werden.